Des chercheurs proposent d’évaluer une question centrale pour la conception de puces assistée par IA : des agents fondés sur des modèles de langage sont-ils plus efficaces lorsqu’ils travaillent à un niveau d’abstraction supérieur au RTL (Register-Transfer Level) ? L’article compare plusieurs stratégies, dont la conception RTL directe, la conception HLS pilotée par agent, le raffinage après compilation HLS, le raffinage RTL post-HLS, ainsi qu’une approche combinée baptisée AHRR.
Le protocole expérimental s’appuie sur des FPGA, choisis comme plateforme pratique pour une évaluation de bout en bout. Les auteurs précisent toutefois que les compromis étudiés dans le flot de conception seraient en grande partie indépendants de la technologie cible. Sur un ensemble de 11 tâches, l’approche AHRR — qui associe conception HLS par agent et raffinage RTL — atteint un gain moyen géométrique de 2,6× par rapport à une conception RTL directe.
Selon les études de cas rapportées, la HLS (High-Level Synthesis) permet de condenser une partie du savoir de conception dans des abstractions plus exploitables par les agents. Le raffinage RTL viendrait ensuite récupérer des opportunités d’optimisation plus fines, difficiles à capter à un niveau plus élevé. L’intérêt de l’approche ne résiderait donc pas uniquement dans l’automatisation, mais dans la répartition du travail entre abstraction et optimisation bas niveau.
Ces résultats restent à interpréter avec prudence : ils proviennent d’un article arXiv récemment publié, donc non nécessairement relu par les pairs à ce stade. Ils suggèrent néanmoins qu’un flot hybride pourrait devenir une piste crédible pour la conception agentique de circuits. Les auteurs indiquent par ailleurs mettre à disposition le code et les artefacts d’évaluation sur GitHub, ce qui devrait faciliter la reproduction et l’examen des résultats.